ATTENUATOR

Patent number:

JP10163786

Publication date:

1998-06-19

Inventor:

NOGAMIDA WATARU

Applicant:

TOSHIBA LIGHTING & TECHNOLOGY; TOSHIBA AVE

KK

Classification:

- international:

H03H7/25; H03H7/24; (IPC1-7): H03H7/25

- european:

Application number: JP19960320593 19961129 Priority number(s): JP19960320593 19961129

Report a data error here

Abstract of JP10163786

PROBLEM TO BE SOLVED: To provide an attenuator with which an insertion loss is more reduced. SOLUTION: Between a high frequency input terminal RF IN and a high frequency output terminal RF OUT, a serial resonance circuit 1 of inductor L1 and L2 and a capacitor C1 is connected. A parallel resonance circuit 2 of the inductor L1, capacitor C2 and diode D1 and a parallel resonance circuit 3 of the inductor L2, capacitor C3 and diode D2 are connected. A control terminal CONT is connected through resistors R1 and R2. The high frequency input terminal RF IN and high frequency output terminal RF OUT are grounded through the serial circuit of a diode D3 for matching and a resistor R3 or the serial circuit of a diode D4 and resistor R4 and the capacitor C1 is grounded through a diode D5 for signal shunt and a diode D6.

Data supplied from the esp@cenet database - Worldwide

Referenc No. 0391 P. 25/35

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出資公開發号

特開平10-163786

(43)公預日 平成10年(1998) 6月19日

(51) bt.Cl.* H 0 8 H 7/25 銳列記号

F I

H08H 7/25

警査確求 未請求 請求項の扱る OL (全 8 夏)

(21)出版祭号

特展平8-320593

(22) 出顧日

平成8年(1996)11月29日

(71) 出版人 000003757

東笠ライテック株式合社

東京都是川区東岛川四丁目8番1号

(71) 出版人 000221029

東芝エー・ブイ・イー株式会社

東京都港区新橋3丁目3巻9号

(72) 発明者 野上田 弥

東京都是川区東島川四丁目 3 会 1 号 東芝

ライテック株式会社内


(74)代理人 弁理士 稳焊 臺 (外2名)

(54) 【発明の名称】 アッテネータ

(57)【要約】

【課題】 より低挿入損失化を図ったアッチネータを提供する。

【解決手段】 高周波入力端子RF IN および高周波出力 端子RF OUT開に、インダクタロ、I2、コンデンサCIの直列共振回路1を接続する。インダクタロ、コンデンサC 2、ダイオードDIの並列共振回路2、および、インダクタL2、コンデンサC3、ダイオードDIの並列共振回路3を接続する。抵抗RL、抵抗R2を介してコントロール端子CO MTを接続する。高周波入力端子RF IN 、高周波出力端子RF OUTはマッチング用のダイオードD3および抵抗R3またはダイオードD4および抵抗R4の直列回路を介して接地し、コンデンサCJは信号シャント用のダイオードD5、ダイオードD5を介して接地する。



(2)

特開平10~163786

【特許請求の範囲】

【請求項1】 入出力端間に経続されたインダクタおよ びキャパシタの直列共振回路を具備したことを特徴とす るアッテネータ。

【間求項2】 インダクタおよびキャパシタとともに形 成される並列共振回路を具備したことを特徴とする請求 項1記載のアッテネータ。

【請求項3】 並列共振回路内に接続され共振を制御す るダイオードを具備したことを特徴とする請求項2記載 のアッチネータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、医挿入損失のアッ チネータに関する。

[0002]

【従来の技術】近年、たとえば自動車電話あるいは技帯 電話の移動体遺信機器用に伸入損失を小さくしたアッテ ネータが用いられている。

【0003】そして、従来、この種の電力損失のアッテ 報に記載の構成が知られている。

【0004】この特開平6-152301号公報には、 イオードのコントロール端子関わよび接地配線に高周波 チョークコイルを接続している。そして、高周波チョー クコイルは、直流成分に対して非常に小さなインピーダ ンスとなるとともに、PINダイオードは低電圧で駆動 するので、低電圧でアッテネータを駆動でき、低挿入損 失とすることができる。

[0005]

【発明が解決しようとする課題】しかしながら、上記特 題平8-152301号公報に記載の構成では、PIN ダイオードを低電圧で駆動することができるものの、ダ イオードの高周波抵抗低減には限界がある問題を有して いる。

【0006】本発明は、上記問題点に飲みなされたもの で、より低挿入損失化を図ったアッテネータを提供する ととを目的とする。

[0007]

【課題を解決するための手段】請求項1配載のアッテネ 40 RF OUTから出力される。 ータは、入出力端間に接続されたインダクタおよびキャ パシタの直列共振回路を具備したもので、入出力端子間 で直列共振回路により、低挿入損失化を図れる。

【0008】請求項2記載のアッテネータは、請求項1 記載のアッテネータにおいて、インダクタおよびキャバ シタとともに形成される並列共振回路を具備したもの で、並列共振により必要な周波数帯でRF信号を減速す

【0009】贖求項3記載のアッテネータは、贖求項2

れ共振を制御するダイオードを具備したもので、ダイオ ードにより並列共振のQ値を制御でき、適切な滅衰にな **Š**.

[0010]

【発明の実施の形態】以下、本発明のアッテネータの一 実施の形態を図面に示す電圧制御可変型のアッチネータ を参照して説明する。

【0011】図1は本発明の一実施の形態のアッチネー タを示す回路図で、高周波入力端子RF IN および高周波 出力端子RF OUT間に、インダクタロ、キャパシタとして のコンデンサロおよびインダクタロの直列共振回路1が 接続されている。また、インダクタロに対して並列にコ ンデンサCZおよび並列共振を制御するダイオードDIの直 列回路が接続されて並列共振回路2が形成され、インダ クタUC対して並列にコンデンサCBおよび並列共振を制 御するダイオーFNZの直列回路が接続されて並列共振回 路3が形成されている。

【0012】また、コンデンサロおよびダイオード皿の 接続点に抵抗PLが接続され、コンデンサC3およびダイオ ネータとしては、たとえば特開平8-152301号公 20 ードDZの接続点に抵抗DZが接続され、これら抵抗DZおよ び抵抗R2の接続点にコントロール始子CONTが形成されて いる。

> 【0013】さらに、高周波入力総子RF IN はマッチン グ用のダイオードD3とよび抵抗性の直列回路を介じて控 地され、高周波出力端子RF OUTはマッチング用のダイオ ードD4および抵抗R4の直列回路を介して接地され、コン デンサCIの一端は信号シャント用のダイオードD5、他端 は同じく信号シャント用のダイオードDSを介して接地さ れている。

80 【0014】次に、上配実施の形態の動作について説明 する.

【0015】まず、コントロール端子CONTからコントロ ール電流が供給されると、コントロール電流に従いイン ダクタL1、コンデンサロおよびインダクタL2の直列共振 回路』で直列共振するとともに、インダクタロ、コンデ ンサロおよびダイオー FDIの並列共振回路 2 で並列共振 し、インダクタL2、コンデンサC3およびダイオードD2の 並列共振回路3で並列共振し、高周波入力端子RF IN か ら入力された高周波は所定量減衰されて高周波出力強子

【0018】また、高周波入力端子RF IN および高周波 出力端子RF OUT間には、インダクタロ、コンデンサロお よびインダクタ12の直列共振回路1のみが接続されてい るため、ダイオードなどが接続されている場合に比べて 挿入損失を大きく低減できる。

【0017】なお、上記実施の形態のダイオーF01~06 は、挿入很失あるいはアッチネーションレベルに従いP INダイオード、PN接合ダイオードあるいはショット キーダイオードなどのいずれをも用いることができ、接 記載のアッテネータにおいて、並列共振回路内に接続さ 50 続は上述の形態に限らずを型あるいはT型などとするこ

S. YAMAMOTO OSAKA

(3)

特開平10-183786

とができる。

[0018]

【発明の効果】 前本項 1 記載のアッチネータによれば、 入出力機関に接続されたインダクタおよびキャパシタの 直列共振回路を具備したことにより、入出力端子間で直 列共振回路が形成され、低挿入提失化を図ることができる。

【0018】 簡末項2記数のアッテネータによれば、請求項1記載のアッチネータに加え、インダクタおよびキャパンタのいずれかの素子とともに形成される並列共振 10 1 回路を具備したので、並列共振により必要な周波数を減 まできる。 CI

【0020】請求項3記載のアッテネータによれば、請求項2記載のアッテネータに加え、並列共振回路内に接米

*続され共振を制御するダイオードを異僻したので、ダイオードにより並列共振のQ値を開御でき、適切に減衰できる。

【図面の簡単な説明】

【図1】本発明のアッテネータの一実施の形態を示す回路図である。

【図2】周波数と減衰量およびバイアス電流との関係を 示すグラフである。

【符号の説明】

1 窗列共振回路


2, 3 並列共級回路

ロ キャパシタとしてのコンデンサ

DL D2 ダイオード

ユロ インダクタ

【図1】



[図2]

